PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-209453

(43)Date of publication of application: 07.08.1998

(51)Int.CI.

H01L 29/786 H01L 21/265

H01L 27/12

(21)Application number: 09-006477

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

17.01.1997


(72)Inventor: USHIKU YUKIHIRO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To form a strained silicon layer through a simple method without generating dislocation defects.

SOLUTION: A first silicon layer 1, an SiO2 layer 2, and a second silicon layer 3 are successively laminated for the formation of an SOI substrate, ions 4 are implanted into the first silicon layer 1, a dislocation defect region 5 is formed inside the first silicon layer 1 through a first annealing process, the first silicon layer 1 and the SiO2 layer 2 are separated from each other in terms of stress, and a tensile strain is induced in the second silicon layer 2 through a second annealing process carried out at least at the viscous fluid temperature of SiO2.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平10-209453

(43)公開日 平成10年(1998)8月7日


(51) Int.CL ⁶ H01L 29/7	鐵別 <u>紀</u> 号 86	PI HOIL 29	/78	6260	C	
21/2		27	/12	F		
27/1		21	/265	Q		
		29	/78	6 2 1		
		由查請求	未韶求	韶求項の数13	OL (全6页)	
(21) 山蘇番号	特膜平9-6477	(71) 出願人	000003078			
			株式会社	土東芝		
(22)出版日	平成9年(1997)1月17日		神奈川県川崎市幸区堀川町72番地			
		(72) 雅明者	华久 2	多広		
			神奈川明	及川崎市幸区小 崎	前家芝町 1 番地 耕	
			式会社東芝研究開発センター内			
		(74)代理人	弁理士	鈴江 武彦	(外6名)	

(54)【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】転位欠陥の発生を招かず、かつ簡単な方法で歪 みシリコン圏を形成すること。

【解決手段】まず、第1のシリコン層1、S10。層2、第2のシリコン層3が順次請磨してなるSOI基板を用意し、次に第1のシリコン層1にイオン4を注入した後、第1のアニールにより第1のシリコン層1内に転位欠陥領域5を形成して、第1のシリコン層1とS10、層2を応力的に分離し、次にS10。の結性流動温度以上の第2のアニールにより第2のシリコン層2に引っ張り歪みを発生させる。



【特許請求の範囲】

【請求項1】第1の半導体層、絶縁層、第2の半導体層 が順次満層されてなる基板を具備してなり、前記第2の 半導体層には歪みが入っており、かつ素子が形成されて いるととを特徴とする半導体装置。

【調求項2】前記第1の半導体層内に転位欠陥領域が形 成されていることを特徴とする請求項1に記載の半導体 装置。

【請求項3】前記転位欠陥領域は、前記第1の半導体層 と前記絶縁層との界面に形成されていることを特徴とす る請求項2に記載の半導体装置。

【請求項4】前記篇1の半導体圏はシリコンを主成分と し、かつ前記転位欠陥領域の転位欠陥の密度は1×10 3°個/cm゚以上であることを特徴とする請求項2また は請求項3に記載の半導体装置。

【請求項5】前記第2の半導体層の厚さが、前記絶縁層 の厚さより小さいことを特徴とする請求項しないし請求 項4のいずれかに記載の半導体装置。

【請求項6】前記第2の半導体圏はシリコンを主成分と し、かつ前記歪みは、前記第2の半導体層中における前 20 記シリコンの格子定数が、シリコンの本来の格子定数の 1. 01倍以上となる引っ張り歪みであることを特徴と する請求項1ないし請求項4のいずれかに記載の半導体 装置。

【讀求項7】前記第2の半導体層はシリコンを主成分と し、前記絶縁層はSIO。を主成分とし、かつ前記第2 の半導体層の厚さが、前記絶縁層の厚さの1/5以下で あることを特徴とする請求項1ないし請求項4のいずれ かに記載の半導体装置。

【語求項8】第1の半導体層、絶縁層、第2の半導体層 が順次積層されてなる基板を用意し、前記第1の半導体 層にイオンを注入する工程と、

熱処理により、前記イオンに基づいた転位欠陥領域を前 記第1の半導体層内に形成して、前記第1の半導体層と 前記絶縁層を応力的に分離するとともに、前記第2の半 導体層に歪みを発生させる工程と、

前記第2の半導体層に素子を形成する工程とを有するこ とを特徴とする半導体装置の製造方法。

【請求項9】前記熱処理は、前記転位欠陥領域を形成す **る第1の熱処理と、この第1の熱処理の後に行なわれ、** 前記歪みを発生させる第2の熱処理とから構成されてい ることを特徴する請求項8に記載の半導体装置の製造方

【請求項10】前記第2の熱処理の温度は、前記絶縁層 の結性流動温度以上であることを特徴する請求項9に記 載の半導体装置の製造方法。

【請求項11】前記絶縁層はSIO。を主成分とし、か つ前記温度は900℃以上であることを特徴する請求項 1 () に記載の半導体装置の製造方法。

および前記歪みの誘起を同時に行なうものであることを 特徴とする請求項8に記載の半導体装置の製造方法。

【請求項13】前記イオンは、水素元素および不活性元 素からなる元素群から選ばれた少なくとも1つの元素の イオンであることを特徴とする請求項8ないし請求項1 2のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、歪みの入った半導 体層に素子を形成した半導体装置およびその製造方法に 関する。

[0002]

【従来の技術】コンピューターや通信機器の重要部分に は 多数のトランジスタや抵抗等を電気回路を連成する ようにむすびつけ、1チップ上に集積化して形成した大 規模集論回路(LS!)が多用されている。このため、 機器全体の性能は、LSI単体の性能と大きく結び付い ている。

【①①①3】LS!単体の性能向上、例えば、Si系M OSデバイス等で構成されるLS!単体の性能向上にお いては、高速がつ低消費電力を特徴とするMOSFET の実現が不可欠である。このため、例えば、電流駆動力 等の電気的特性の向上を目的とした研究開発が精力的に 行なわれている。

【0004】電流駆動力を高めるための技術の1つとし て、歪みの入ったシリコン層 (歪みシリコン層) に素子 を形成する抗痛が知られている。図3に、従来の歪みシ リコン層を有する基板の断面図を示す。

【0005】図中、81はシリコン蟇板を示しており、 このシリコン華板81上には、グレーテッドSiGe混 晶層82、緩和S:Ge提晶層83.歪みシリコン層8 4が順次形成されている。この種の墓板では、グレーテ ッドSIGe混晶層82内に転位欠陥が閉じ込められ、 緩和SIGe混晶層83には転位欠陥が入らないとされ ている。

[0006]

【発明が解決しようとする課題】しかしながら、実際に は、緩和S:Ge泥晶層83にまで転位欠陥が入り、さ **ろにこの転位欠陥は歪みシリコン層84にまで達してし** まう。したがって、この転位欠陥により、歪みシリコン 屋84の信頼性が低下するため、歪みシリコン層84に 素子を形成しても、期待通りの電気的特性を得ることが 困難であるという問題があった。

【0007】さらに、グレーテッドSiGe混晶層8 2. 緩和S : G e 混晶圏 8 3 を形成するためには、高精 度のエピタキシャル成長鉄置およびプロセス技術が必要 であるので、歪みシリコン層84を容易に形成すること が困難であるという問題があった。

【0008】上途の如く、歪みシリコン層は、電流駆動 【讀求項12】前記熱処理は、前記転位欠陥領域の形成 50 力等の素子特性の向上に有効であるが、転位欠陥の発生

を招くことなく、容易に形成することが困難であるとい う問題があった。

【0009】本発明は上記事情を考慮してなされたもの で、その目的とするところは、歪み半導体層を含み、か つ該歪み半導体層をその内部に転位欠陥の発生を招くこ となく、容易に形成することができる墓板を備えた半導 体装置およびその製造方法を提供することにある。

[0010]

【課題を解決するための手段】

[概要] 上記目的を達成するために、本発明に係る半導 体装置(請求項1)は、第1の半導体層、絶縁層、第2 の半導体層が順次補層されてなる基板を具備してなり、 前記第2の半導体層には歪みが入っており、かつ素子が 形成されていることを特徴とする。

【0011】また、本発明に係る他の半導体装置(請求 項2)は、上記半導体装置(請求項1)において、前記 第1の半導体層内に転位欠陥領域が形成されていること を特徴とする。

【0012】また、本発明に係る他の半導体装置(請求 項3)は、上記半導体装置(請求項2)において、前記 20 転位欠陥領域が、前記第1の半導体層と前記絶録層との 界面に形成されていることを特徴とする。

【10013】また、本発明に係る他の半導体装置(請求 項4)は、上記半導体装置(請求項2.請求項3)にお いて、前記第1の半導体層がシリコンを主成分とし、か つ前記転位欠陥領域の転位欠陥の密度が1×101個/ cmi以上であることを特徴とする。

【①①14】また、本発明に係る他の半導体装置(請求 項5)は、上記半導体装置(請求項1~請求項4)にお いて、前記第2の半導体層の厚さが、前記絶縁層の厚さ より小さいことを特徴とする。

【りり15】また、本発明に係る他の半導体装置(請求 項6)は、上記半導体装置(請求項1~請求項4)にお いて、前記第2の半導体層がシリコンを主成分とし、か つ前記歪みが、前記第2の半導体層中における前記シリ コンの格子定数が、シリコンの本来の格子定数の1.0 1倍以上となる引っ張り歪みであることを特徴とする。

【0016】また、本発明に係る他の半導体装置(請求 項?)は、上記半導体装置(請求項1~請求項4)にお いて、前記第2の半導体層がシリコンを主成分とし、前 記絶録層がSiO,を主成分とし、かつ前記第2の半導 体層の厚さが、前記絶縁層の厚さの1/5以下であるこ とを特徴とする。

【0017】また、本発明に係る半導体装置の製造方法 (請求項8)は、第1の半導体層、絶縁層、第2の半導 体層が順次續層されてなる墓板を用意し、前記第1の半 導体層にイオンを注入する工程と、熱処理により、前記 イオンに基づいた転位欠陥領域を前記第1の半導体層内 に形成して、前記第1の半導体層と前記絶縁層を応力的 に分離するとともに、前記第2の半導体層に歪みを発生 50 層を容易に形成できるようになる。

させる工程と、前記第2の半導体層に素子を形成する工 程とを有することを特徴とする。

【①①18】また、本発明に係る他の半導体装置の製造 方法 (請求項9) は、上記半導体装置の製造方法 (請求 項8)において、前記熱処理が、前記転位欠陥領域を形 成する第1の熱処理と、この第1の熱処理の後に行なわ れ、前記歪みを発生させる第2の熱処理とから構成され ていることを特徴する。

【①①19】また、本発明に係る他の半導体装置の製造 10 方法(請求項10)は、上記半導体鉄置の製造方法(請 求項9)において、前記第2の熱処理の温度が、前記絶 緑層の粘性流動温度以上であることを特徴する。

> 【0020】また、本発明に係る他の半導体装置の製造 方法(請求項11)は、上記半導体装置の製造方法(請 求項10)において、前記絶縁層がSiO,を主成分と し、かつ前記温度が900°C以上であることを特徴す వ.

【りり21】また、本発明に係る他の半導体装置の製造 方法(請求項12)は、上記半導体装置の製造方法(請 求項8)において、前記熱処理が、前記転位欠陥領域の 形成および前記歪みの誘起を同時に行なうものであるこ とを特徴とする。

【0022】また、本発明に係る他の半導体装置の製造 方法(請求項13)は、上記半導体装置の製造方法(請 求項8~請求項12)において、前記イオンが、水素元 素および不活性元素からなる元素群から選ばれた少なく とも1つの元素のイオンであることを特徴とする。

【① ①2 3】 [作用] 本発明の基本な考え方は、歪み半 導体層を得るために、第1の半導体層、絶縁層、第2の 半導体層が順次積層されてなる基板(SO!基板)を利 用することにある。

【0024】すなわち、本発明では、まず、第1の半導 体層にイオンを注入し、熱処理により第1の半導体層内 に転位欠陥領域を形成する。転位欠陥領域は第1の半導 体層と絶縁層を応力的に分離することができる。

【0025】とのように第1の半導体層と絶縁層が応力 的に分離された状態で、第2の半導体層および絶録層を 高温(好ましくは絶縁層の钻性流動温度以上)の状態か ら室温に下げると、第2の半導体層および絶縁層は、両 者の熱膨張係数および厚さで決まる歪みを受けるように

【0026】ここで、熱膨張係数を変えることはできな いが、厚さを変えることはできるので、第2の半導体層 および絶縁層の厚さを調整することにより、第2の半導 体層に十分な歪みを発生させることができる。

【0027】とのように本発明によれば、イオン注入と 熱処理により。第2の半導体圏に十分な引っ張り歪みを 生じさせることができる。すなわち、高精度のエピタキ シャル成長装置やプロセス技術を用いずに、歪み半導体

49

【10028】また、本発明では、転位欠陥領域を形成す るが、この転位欠陥領域は絶縁層により、第2の半導体 層とは分離されているので、第2の半導体層に転位欠陥 が発生することはない。すなわち、信頼性の高い歪み半 導体層を形成できるようになる。

【①①29】したがって、本発明によれば、信頼性が高 く、十分な引っ張り歪みを得する半導体層を容易に形成 できるようになる。本発明に係る半導体装置(請求項 1)は、信頼性の高い歪み半導体層の提供が可能となる 最も基本的な構成のものである。

【0030】また、本発明に係る半導体装置(請求項 2) は、上記半導体装置(請求項1)を製造する際に生 じる特徴ある構成(転位欠陥領域)が追加されたもので ある。また、本発明に係る半導体装置(請求項3)は、 十分な歪みを得るために最も好ましい転位欠陥領域の位 置を限定したものである。

【0031】また、本発明に係る半導体装置(語求項 4) は、第1の半導体層の主成分がシリコンの場合の転 位欠陥領域の典型的な値を限定したものである。また、 本発明に係る半導体装置(請求項5)は、十分な歪みを 20 得るのに有効な第2の半導体層の厚さと絶縁層のそれと の大小関係を限定したものである。

【0032】また、本発明に係る半導体装置(請求項 6) は、第2の半導体層の主成分がシリコンの場合に、 該第2の半導体層が得られる典型的な引っ張り応力の値 を限定したものである。

【0033】また、本発明に係る半導体装置(請求項 7) は、第2の半導体層の主成分がシリコン、絶縁層の 主成分がSiO。の場合に、十分な歪みを得るのに有効 な第2の半導体層の厚さと絶縁層のそれとの大小関係を 限定したものである。

【1) 034】また、本発明に係る半導体装置の製造方法 (請求項8)は、信頼性の高い歪み半導体層の提供が可 能となる最も基本的な構成のものである。また、本発明 に係る半導体装置の製造方法(請求項9)は、上記半導 体装置の製造方法(請求項8)において、熱処理を転位 欠陥領域を形成するための第1の熱処理と、第2の半導 体層に歪みを発生させるための第2の熱処理とに分けた ことを限定したものである。

【0035】また、本発明に係る半導体装置の製造方法 40 《語求項10》は、第2の熱処理の好ましい温度を限定 したものである。また、本発明に係る半導体装置の製造 方法(請求項11)は、絶縁層の主成分がS1〇。の場 台の第2の熱処理の好ましい温度を限定したものであ る。

【りり36】また、本発明に係る半導体装置の製造方法 (請求項12)は、上記半導体装置の製造方法(請求項 8) において、転位欠陥領域を形成するための熱処理 と、第2の半導体層に歪みを発生させるための熱処理と に分けずに、1つの熱処理で済ませることを限定したも、50、一ルを行なって、第2のシリコン層3に引っ張り歪みを

のである。また、本発明に係る半導体装置の製造方法 (請求項13)は、転位欠陥領域を形成するのに有効な イオンを限定したものである。

[0037]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態(以下、裏施形態という)を説明する。

(第1の実施形態)図1は、本発明の第1の実施形態に 係るMOSFETの形成方法を示す工程断面図である。 【0038】まず、図1(a)に示すように、支持基板 10 としての第1のシリコン署1、S1〇2層2、素子が形 成される活性層としての第2のシリコン層3が順次補層 されてなるSOI基板を用意する。

【0039】第1のシリコン層1の厚さは例えば700 um. S 1 O2 層2の厚さは例えば100 um. 第2の シリコン層3の厚さは例えば20ヵmである。このよう に、本実施形態のSO!基板は、通常のSO!基板とは 異なり、第2のシリコン層3はS10。屋2よりも薄 い。これは後述する本発明の効果を高めるためである。 第2のシリコン層3の厚さは、本実能形態のように、S 10、厘2の厚さの1/5以下であることが好ましい。 【0040】SOI基板の形成方法としては、シリコン 屈に酸素イオンを注入した後にアニールを行なってシリ コン酸化層を形成する方法(S i MOX法)や、2枚の シリコン層をシリコン酸化層を介して張り合わせて形成 する方法(張り合わせ法)等の通常のどの方法を用いて も良い。

【0041】次に図1 (b)に示すように、加速電圧2 ① k e V、ドーズ置1×10¹⁶個/c m¹の条件で、第 2のシリコン層3側から第1のシリコン層1に水素イオ ンを注入する。これにより、水素イオンは、第1のシリ コン層1とSiO、屋2との昇面近傍における第1のシ リコン層1に導入される。

【①①42】なお、水素イオンの代わりに、不活性元素 のイオンを注入しても良い。イオンとして、水素イオ ン、不活性元素のイオンを用いるのは、これらイオンが 転位欠陥の形成に有効であるからである。

【0043】次に同図(b)に示すように、400~6 () () *C程度の温度の第1のアニールを行なって、第1の シリコン暦1とS:O、層2との昇面近傍の第1のシリ コン層1内に、転位欠陥の密度が約1×103個/cm ・の転位欠陥領域5を形成する。この転位欠陥領域5に よって、第1のシリコン磨1とS10。層2とは応力的 に分解される。

【①①4.4】なお、通常のSO!基板においても、絶縁 膜側のシリコン層に欠陥は存在するが、その欠陥の密度 は小さく、本実施形態のような欠陥領域を形成するよう なものではない。

【① ① 4.5 】との後、SiO,層2の結性流動温度(9 (0.0℃) 以上、例えば950℃程度の温度の第2のアニ 発生させる。この段階で引っ張り歪を有するSOI基板 が完成する。

【0046】第2のシリコン層3に引っ張り歪みが発生 する理由は以下の通りである。SiO。層2の結性流動 温度以上では、SiO、層2および第2のシリコン層3 の応力は緩和している。

【0047】そして、粘性流動温度以上の高温度から室 温にまで温度が下がると、SiO、層2および第2のシ リコン屋3は、両者の熱膨張係数および膜厚で決まる歪 みをそれぞれ受け持つことになる。

【0048】具体的には、510,の熱膨張係数は0. 4×101/C シリコンの熱膨張形成数は4.0×1 0 プ/℃であるので、例えば、S1〇。層2の厚さが1 00 nm、第2のシリコン層3の厚さが20 nmであれ は、第2のシリコン層3中のシリコンの格子定数が、シ リコンの本来の格子定数の1.01倍以上となる引っ張 り歪みが第2のシリコン層3に発生する。

【①049】第2のシリコン層3に発生する引っ張り歪 おは、一般に、SIO、層2の厚さが厚いほど、第2の シリコン層3が薄いほど大きくなる。そこで、本実施形 20 盛では、第2のシリコン層3に十分な引っ張り応力を発 生させるために、上述したように、通常のSOI墓板と は異なり、第2のシリコン層3の厚さをS 1 O2 層2の それよりも小さくしている。

【0050】表1に、SiO」層2の厚さが100nm の場合における。代表的な第2のシリコン層3の厚さ

〈S i 膜厚〉における引っ張り歪みの値を示す。引っ張 り歪みは本来の格子定数に対する百分率で示してある。 表から第2のシリコン層3の厚さが、SiO、暑2の厚 さの1/5程度以下では、1%程度の十分な引っ張り歪 30 みが得られることが分かる。

[0051]

【表1】

\$ f 膜厚 (m m)	引っ張り並み(%)		
100	0.082		
80	0,085		
6.0	0.042		
40	0.062		
20	0.117		

(SIO₉ 膜摩: 1 0 0 n m)

【0052】とこで、転位欠陥領域5が存在しないと、 つまり、第1のシリコン層1とS10。層2とが応力的。 に分離されていないと、圧倒的な厚さ(7 0 0 μ m)の 第1のシリコン層1が全体を支配するので、SiO。層 2は大きな歪みを受けるが、第2のシリコン層2はほと んど歪みを受けない。

【0053】なお、第1のアニールの温度を例えば95 ○○にすることにより、第1のアニールが第2のアニー 50 ものではない。例えば、上記実施形態では、本発明をM

ルを兼ねるようにしても良い。次に図1(c)に示すよ うに、第2のシリコン層3を島状に加工し、その周圍に 素子分離絶縁膜6を埋め込み形成することにより、素子 分離を行なう。次に同図 (c) に示すように、第2のシ リコン層3にp型不純物を導入して、しきい値電圧の調 整を行なう。

【0054】次に図1 (d) に示すように、全面にゲー ト酸化膜?を形成した後、例えば多結晶シリコンからな るゲート電極8を形成する。最後に、ゲート電極8をマ 10 スクに用いたn型不純物のイオン注入により、ソース・ ドレイン拡散層9を自己整合的に形成して、基本構造が 完成する。

【①055】との後は、通常のMOSFETのプロセス と同様に、層間絶縁膜の維積工程、コンタクトホールの 関孔工程、ソース・ドレイン電極の形成工程などの工程

【① 056】以上述べたように、本実能形態の形成方法 によれば、図1(り)の工程におけるイオン注入および 第1.2第のアニールにより、第2のシリコン層3に十 分な引っ張り歪みを生じさせることができる。すなわ ち、高精度のエピタキシャル成長装置やプロセス技術を 用いずに、歪みシリコン層を容易に形成できるようにな

【10057】また、本実施形態の形成方法では、転位欠 陥領域5を形成するが、この転位欠陥領域5はSiO。 屋2により、第2のシリコン屋3とは分離されているの で、第2のシリコン層3に転位欠陥が発生することはな い。すなわち、信頼性の高い歪みシリコン層を形成でき るようになる。

【①058】したがって、本実施形態によれば、信頼性 が高く、十分な引っ張り歪みを有するシリコン層 3 を容 易に形成できるようになる。また、本実施形態のMOS FETでは、十分な引っ張り歪みを育するシリコン層 3 にチャネルが形成される。一般に、引っ張り歪みの大き い歪みシリコン層においては、電子の有効質量が小さく

【0059】したがって、本実施形態によれば、電流脈 動能力の高いMOSFETを実現できるようになる。例 えば、引っ張り歪みの大きい歪みシリコン層を用いれ

40 ぱ. "International Electron Device Conference 1944 7 ロシーディングス"に報告されているように、無歪みシ リコン層を用いた場合に比べて、約2倍の電流駆動能力 の素子を実現することができる。

【0060】また、上述したように、シリコン層3(煮 子形成領域)は転位欠陥の無い信頼性の高いものなの で、単に高い電流駆動能力を実現できるだけではなく、 安定した高い電流駆動能力を実現できるようになる。

【0061】なお、本発明は上記真施形態に限定される

特闘平10-209453 10

OSFETに適用した場合について説明したが、本発明 は他の半導体素子、例えばバイボーラトランジスタにも 適用できる。図2に、本発明を適用したバイボーラトラ ンジスタの断面図を示す。図中、11はn型コレクタ 層、12はp型ベース層、13はn型エミッタ層を示し ている。

【0062】また、本発明を適用したMOSFETやバ イポーラトランジスタ等の半導体素子は、電漆駆動能力 が高いので、倒えば、ロジック回路の構成素子として有 効である。

【①①63】また、上記実施形態では、半導体層の主成 分がシリコン、絶縁層の主成分がSiO,であるSO! 基板の場合について説明したが、本発明は他の材料系の SOI (Semiconductor On Insulator) 基板にも適用可能 である。その他、本発明の技術的範囲で、種々変形して 実施できる。

[0064]

【発明の効果】以上述べたように、本発明によれば、第 1の半導体層、絶縁層、第2の半導体層が順次積層され てなる基板(SO!基板)を利用することにより、転位 20 12…p型ペース圏 **欠陥がない歪みシリコン層を容易に得られるようにな。***

*る。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るMOSFETの 形成方法を示す工程断面図

【図2】本発明を適用したバイボーラトランジスタを示 す断面図

【図3】従来の歪みシリコン層を有する基板を示す断面 X

【符号の説明】

19 1…第1のシリコン層(第1の半導体層)

2…5:0,層

3…第2のシリコン層(第2の半導体層)

4…イオン

5…転位欠陥領域

6…素子分離絶禄膜

7…ゲート酸化膜

8…ゲート電極

9… n型ソース・ドレイン鉱散圏

11…n型コレクタ層

13…n型エミッタ層

